CPU Reset 后的前100多条指令

shermanliu

CPU Reset 后的前100多条指令
  ]$ t6 [3 U# M9 Q! m8 X测试平台： Intel Menlow Crown Bench CRB
BIOS:             自带的 AMI BIOS

Below is the instruction and registers when CPU reset
  e9 g  W4 p$ E" Z- r+ sF000:0000FFF0 EAAAFF00F0       JMP         far16 ptr f000:0000ffaa
$ Z/ e* V+ x0 e- ~EAX    = 00000000: AX=0000 AH=00 AL=00
EBX    = 00000000: BX=0000 BH=00 BL=00
  |$ j; d+ G% UECX    = 00000000: CX=0000 CH=00 CL=00
6 v/ f2 {. I" G: pEDX    = 000106C0: DX=06C0 DH=06 DL=C0
EBP    = 00000000: BP=0000
& U; l0 D9 J( C3 C3 R6 c1 hESI    = 00000000: SI=0000
' H, d6 n6 w2 CEDI    = 00000000: DI=0000
6 y, q  X* w' e! iESP    = 00000000: SP=0000
" P! Z; f. K7 a. M/ iCS     = F000
1 \" m& E) S0 K1 S' t1 A" A0 QDS     = 0000
/ ^& d% U9 p: D8 s# |SS     = 0000
ES     = 0000
FS     = 0000
GS     = 0000
5 D$ J+ C# u3 ]# dEIP    = 0000FFF0: IP=FFF0
EFLAGS = 00000002: FLAGS=0002 ID=0 VIP=0 VIF=0 AC=0 VM=0 RF=0 NT=0 IOPL=0 OF=0 DF=0 INF=0 TF=0 SF=0 ZF=0 AF=0 PF=0 CF=0
& m, V" j# X) M9 u- TCR0 = 60000010: PG=0 CD=1 NW=1 AM=0 WP=0 NE=0 ET=1 TS=0 EM=0 MP=0 PE=0
1 W1 G! `- w/ R# w# H( S9 ICR2 = 00000000
$ d3 |# W' P6 t% g. n0 SCR3 = 00000000: PCD=0 PWT=0
+ Y, }% h# f  e* SCR4 = 00000000: VMXE=0 OSXMMEXCPT=0 OSFXSR=0 PCE=0 PGE=0 MCE=0 PSE=0 PAE=0 DE=0 TSD=0 PVI=0 VME=0
- X3 D6 H: T" O1 s* W
  n6 y3 w) H: @. h# QInstruction for CPU step 00
F000:FFAA E9C300           JMP         near16 ptr 0070

: l& c8 h9 x7 g" f! T; s, RInstruction for CPU step 01
F000:0070 E9FD01           JMP         near16 ptr 0270
7 t& M8 I6 F/ j" {! w
3 w8 K$ u1 S: X, S2 j4 p! s6 T( RInstruction for CPU step 02
9 l: ^: t3 h3 b5 |5 z0 d( vF000:0270 FA               CLI                     
/ m( u, P! m" C% F
' [* c/ i5 |1 X- @! vInstruction for CPU step 03
! A$ r4 \6 h" dF000:0271 FC               CLD                     
" e* U, x4 x$ S$ I: b
Instruction for CPU step 04
F000:0272 668BE0           MOV         ESP,EAX     
+ t' a; b3 U7 l: e$ n- x
; X: L) W+ Q- V+ A' \( q" _Instruction for CPU step 05
1 o+ n% Z8 E6 v" FF000:0275 8CC8             MOV         AX,CS      

Instruction for CPU step 06
F000:0277 8ED0             MOV         SS,AX      

Instruction for CPU step 07
: x- d5 Y) x7 mF000:027C E957FE           JMP         near16 ptr 00d6
0 H( n5 ~* z9 ^
! @9 w, d+ `* d% M7 yInstruction for CPU step 08
6 k$ g7 T, T3 y' Y6 `. DF000:00D6 E9A601           JMP         near16 ptr 027f
; q3 o6 ?( K5 L$ l4 N3 X
" {! f  B1 u$ f5 _  B* ^Instruction for CPU step 09
# c) A- {" a" m4 f9 w3 u: i! [F000:027F B0D0             MOV         AL,d0      

Instruction for CPU step 10
F000:0281 E680             OUT         80,AL      

Instruction for CPU step 11
- a# F' X. u8 J+ b# e$ DF000:0283 BF8902           MOV         DI,0289     
# P9 Y' E! \* z5 _
  C2 H3 @7 _5 m, {2 g/ FInstruction for CPU step 12
4 W( q& ~8 z7 h) fF000:0286 E9AE06           JMP         near16 ptr 0937

Instruction for CPU step 13
F000:0937 0F08             INVD                    

9 z% T+ P! D! qInstruction for CPU step 14
. o! j% N) l7 ]) p; }1 I, oF000:0939 0F6EFF           MOVD        MM7,EDI     
$ J2 d9 q$ f0 g6 ?- p! Y
Instruction for CPU step 15
0 y0 F' ?* s9 {: [0 N* a0 YF000:093C 668BC4           MOV         EAX,ESP     

0 j; X, g8 q7 u: w  P" Y7 OInstruction for CPU step 16
* ~/ y/ i. D# y1 |F000:093F E97C08           JMP         near16 ptr 11be
/ A! e/ W3 u! o/ V8 ~3 ?$ T+ f+ |6 ^
Instruction for CPU step 17
- @, _1 ]! n" ?! i8 ]% i2 eF000:11BE E981F7           JMP         near16 ptr 0942
5 T: N9 d! b; n1 [
Instruction for CPU step 18
( E4 k  |" H4 |4 W# [  rF000:0942 BF4809           MOV         DI,0948     
+ p1 n6 ^8 o5 f0 N! O5 V4 w  Z  q
Instruction for CPU step 19
; m. `& c! N! {/ zF000:0945 E9C004           JMP         near16 ptr 0e08

# ]7 p# h( K0 V2 E2 o' R3 T7 V6 [( GInstruction for CPU step 20
F000:0E08 0F20C0           MOV         EAX,CR0     

Instruction for CPU step 21
F000:0E0B 660D00000060     OR          EAX,60000000

Instruction for CPU step 22
F000:0E11 0F22C0           MOV         CR0,EAX     
+ I: t) c, O2 V' B6 h
Instruction for CPU step 23
F000:0E14 0F09             WBINVD                  

; |6 p" q% g8 J& ]8 W" f4 T8 g% j; eInstruction for CPU step 24
6 O4 s" s" `+ \% S) C8 mF000:0E16 66B9FF020000     MOV         ECX,000002ff

, I' @8 C. B- wInstruction for CPU step 25
0 y8 `3 V: j& v- e. jF000:0E1C 0F32             RDMSR                  

4 |" \1 q. O# q6 W! d( mInstruction for CPU step 26
) k) s0 V( x: `, a; \F000:0E1E 25FFF3           AND         AX,f3ff     

: m1 q, F" Z; _& \Instruction for CPU step 27
3 T7 ~. Q7 _6 T" g2 g% GF000:0E21 0F30             WRMSR                  

& u- R& }1 r0 H# I  B7 QInstruction for CPU step 28
4 ]8 I! m+ p# ~1 CF000:0E23 0F09             WBINVD                  
; n" P3 N- ~9 w4 X! A9 A( A  N6 G
9 n& n8 A/ m6 r" w! p( LInstruction for CPU step 29
F000:0E25 0F20E0           MOV         EAX,CR4     

* J; l" n2 Z2 q' d/ tInstruction for CPU step 30
% {5 Y0 B5 l3 ]$ D6 h/ o7 ?0 GF000:0E28 247F             AND         AL,7f      
2 O- v/ }' U( U( p# R/ x3 G& n
& ^$ j$ o, |# a6 `+ `2 L0 ]+ ?) _Instruction for CPU step 31
6 J0 ]' j" P+ Q1 T  NF000:0E2A 0F22E0           MOV         CR4,EAX     

Instruction for CPU step 32
F000:0E2D 0F20D8           MOV         EAX,CR3     
0 k. I9 s0 W$ P- C
Instruction for CPU step 33
F000:0E30 0F22D8           MOV         CR3,EAX     
9 i- t. V% {6 R9 _8 _
Instruction for CPU step 34
F000:0E33 FFE7             JMP         DI         

/ g5 O$ d  }. p9 sInstruction for CPU step 35
6 T" ]" ]- t+ S. G& q- a* u  CF000:0948 66B9FE000000     MOV         ECX,000000fe
3 Q& h' g2 M. E3 ]
Instruction for CPU step 36
+ ?9 N# [. h2 B) `, vF000:094E 0F32             RDMSR                  

4 E0 ^$ ^' d* w$ y) }  iInstruction for CPU step 37
5 t* m6 N" W  ~* K) J/ G/ zF000:0950 0FB6D8           MOVZX       BX,AL      
* ^: Z+ b' Z6 m4 X
( {! _6 }+ }+ b3 f7 W1 sInstruction for CPU step 38
/ D! I  @+ C+ [F000:0953 6633C0           XOR         EAX,EAX     

9 V2 E, h6 B7 A, X7 P2 z! k* PInstruction for CPU step 39
/ i/ \; ?% h4 AF000:0956 668BD0           MOV         EDX,EAX     

  l! Z& d  s+ k( P4 B$ E9 }+ X3 t8 f0 wInstruction for CPU step 40
2 X* e6 c. F( b& m8 c& V8 Z, N4 fF000:0959 B95002           MOV         CX,0250     
, u% B( V8 f- I( O  o+ w- y. q$ t
3 q* \; X) a5 A! t) F0 W& c! b. k+ G2 WInstruction for CPU step 41
F000:095C 0F30             WRMSR                  

Instruction for CPU step 42
) W6 {# e5 g# A& _* p) tF000:095E B95802           MOV         CX,0258     

3 T. O) ?, d0 P3 d; j. iInstruction for CPU step 43
F000:0961 0F30             WRMSR                  

Instruction for CPU step 44
9 c, |0 Y' a1 \) UF000:0963 B95902           MOV         CX,0259     

; s, z% G! A7 g5 j! r( H* U6 |Instruction for CPU step 45
F000:0966 0F30             WRMSR                  
& C7 d; m6 `7 h# h) C6 E9 Y8 |1 d
5 o1 p) n9 t* P! K6 X7 yInstruction for CPU step 46
& p+ u5 o- t& N" K6 UF000:0968 B96802           MOV         CX,0268     

Instruction for CPU step 47
8 U4 S& w$ i& A" x) a0 hF000:096B 0F30             WRMSR                  

Instruction for CPU step 48
/ p" H8 D  ?3 n6 ~F000:096D B96902           MOV         CX,0269     
/ N+ j; E# |( Y+ h- H0 J, _
Instruction for CPU step 49
F000:0970 0F30             WRMSR                  
% c3 v! a/ u9 z5 y2 N9 Z2 @4 ]
Instruction for CPU step 50
F000:0972 B96A02           MOV         CX,026a     
4 |. h" W% E! s/ _& j; Z
Instruction for CPU step 51
% {/ d2 D, B$ O2 q+ Y4 KF000:0975 0F30             WRMSR                  

: @' [( ^& t' @' d: g& V* uInstruction for CPU step 52
F000:0977 B96B02           MOV         CX,026b     

0 G% J$ X" ]8 |& F; U- ^  rInstruction for CPU step 53
F000:097A 0F30             WRMSR                  
# X7 ~2 l& j# n
8 R& f- _- d- C% O! ]) a5 E. RInstruction for CPU step 54
F000:097C B96C02           MOV         CX,026c     

  k5 Y) S3 X1 J$ Y8 kInstruction for CPU step 55
( c' w) ^1 d' DF000:097F 0F30             WRMSR                  

# [0 p& C* l. @5 i6 y: J6 R' vInstruction for CPU step 56
F000:0981 B96D02           MOV         CX,026d     
6 K% T5 {: e% ~& H# ?$ L! J) N
$ \0 B/ N3 H; M% PInstruction for CPU step 57
F000:0984 0F30             WRMSR                  

0 J( B% n2 U2 `$ x, R4 Q) nInstruction for CPU step 58
F000:0986 B96E02           MOV         CX,026e     

9 D; ~0 E% w5 o0 L% }3 _! eInstruction for CPU step 59
F000:0989 0F30             WRMSR                  
/ ~* Y! b/ ~$ w
Instruction for CPU step 60
F000:098B B96F02           MOV         CX,026f     

Instruction for CPU step 61
F000:098E 0F30             WRMSR                  
& l: C7 X3 {" Z# P- p/ t$ G
Instruction for CPU step 62
* @9 f) l& q: r: e3 R! T2 RF000:0990 D1E3             SAL         BX,1        

/ {4 u/ e) j& X0 v/ O# u: ?Instruction for CPU step 63
: W1 \' C% I. b% gF000:0992 B90002           MOV         CX,0200     
3 v! u9 t  P8 W+ `& L4 @
Instruction for CPU step 64
- @9 }: m( M* U$ a2 C8 Q/ vF000:0995 4B               DEC         BX         

Instruction for CPU step 65
) F# P9 G8 n8 v/ a: Z" N. gF000:0996 0F30             WRMSR                  

Instruction for CPU step 66
$ V" ^7 n1 g; I) UF000:0998 41               INC         CX         

8 M0 w1 [- x- Y/ `1 RInstruction for CPU step 67
F000:0999 0BDB             OR          BX,BX      
6 S6 J( P- @+ h8 z5 C
. x+ q$ L# r& g7 XInstruction for CPU step 68
F000:099B 75F8             JNE         short ptr 0995

' |: L! j) Z* U; T$ SInstruction for CPU step 69
F000:0995 4B               DEC         BX         

' P% E  C: Z, L# J4 C7 [7 g0 DInstruction for CPU step 70
+ T3 k7 @2 A7 x! Q9 o$ X, n- zF000:0996 0F30             WRMSR                  
, C) Z* Z4 r% h
( k' J1 a! a  M+ `5 I0 Q0 q9 ~Instruction for CPU step 71
! r& _$ ^, [7 I) w1 Y7 k4 A0 O6 ZF000:0998 41               INC         CX         
* p* ]' p5 R! B6 h; H
+ k& w0 N& m9 Y" V, }1 I! uInstruction for CPU step 72
F000:0999 0BDB             OR          BX,BX      
; u# T$ j2 u% H: ^1 d7 ^6 j, A1 i
Instruction for CPU step 73
! F7 ~% r2 X# m- {F000:099B 75F8             JNE         short ptr 0995

+ d* O( H5 E7 x8 fInstruction for CPU step 74
F000:0995 4B               DEC         BX         
4 ?+ T* C( K: J( F, r! V
Instruction for CPU step 75
2 z2 `5 e( n# R+ ?5 RF000:0996 0F30             WRMSR                  

9 g! |/ I* B5 i3 b; RInstruction for CPU step 76
F000:0998 41               INC         CX         
8 D1 v1 \% s9 |' [5 O4 Q: B! n2 {- _
Instruction for CPU step 77
F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 78
5 k7 Y, H$ ?/ f. r4 SF000:099B 75F8             JNE         short ptr 0995

+ [) E- Y  c! j* JInstruction for CPU step 79
F000:0995 4B               DEC         BX         

Instruction for CPU step 80
F000:0996 0F30             WRMSR                  
' q& i2 A( Y) `8 i
Instruction for CPU step 81
1 }+ F+ B; X- a9 D: v5 Z" jF000:0998 41               INC         CX         
4 ^# m) L! R( @7 Q
: J, V  [% O- T: f6 M2 g$ n( oInstruction for CPU step 82
F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 83
F000:099B 75F8             JNE         short ptr 0995
: `7 {( Z, G3 E4 K
% w# i& ^  y/ |! A, u$ uInstruction for CPU step 84
2 M( Z' D, u( iF000:0995 4B               DEC         BX         
6 W; E, o& ~9 w
Instruction for CPU step 85
F000:0996 0F30             WRMSR                  

Instruction for CPU step 86
F000:0998 41               INC         CX         
' c0 v1 B" {( y
( K" u- \) k) @Instruction for CPU step 87
# L7 X9 l) p( K1 k' a/ n0 hF000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 88
9 @0 K+ q5 H  \( |; Z$ sF000:099B 75F8             JNE         short ptr 0995

9 V; Q1 V$ H5 A; L0 {9 \Instruction for CPU step 89
4 Z; n2 a' F7 c0 w; EF000:0995 4B               DEC         BX         

7 e. I8 M8 [5 [* y# @Instruction for CPU step 90
4 C# ?' w5 A) ~F000:0996 0F30             WRMSR                  

) S% \2 V1 }4 q0 {Instruction for CPU step 91
F000:0998 41               INC         CX         

Instruction for CPU step 92
6 L" D( g# M+ ~, I3 \6 l, s3 a1 yF000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 93
4 M: \$ ~& G& P! l9 IF000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 94
F000:0995 4B               DEC         BX         

' E" Y5 f+ R& U) v- @Instruction for CPU step 95
F000:0996 0F30             WRMSR                  
% H- q. A& D5 ~) D
) T: T' c% @2 }# a6 q, C( i  MInstruction for CPU step 96
3 Q( O( b7 |/ z9 X. o1 E& IF000:0998 41               INC         CX         
4 v0 J( u" M. |+ h# B6 C, ]; i
Instruction for CPU step 97
8 W& _" t5 }! M& q( s# c2 [! UF000:0999 0BDB             OR          BX,BX      

  J( f3 ]+ c1 g2 q3 PInstruction for CPU step 98
F000:099B 75F8             JNE         short ptr 0995
: L/ v  ^5 T6 C& U4 D
Instruction for CPU step 99
4 V" E+ m5 l4 |F000:0995 4B               DEC         BX         
+ v' t& g# z6 q5 h( w
! c0 ~) ]) P4 Q% V4 eInstruction for CPU step 100
F000:0996 0F30             WRMSR                  

; F  E9 h" I! g, J5 iInstruction for CPU step 101
% o, x: G, n" b5 d& I+ aF000:0998 41               INC         CX         

0 w% z- l) Z  ^! ?: V  e2 r/ zInstruction for CPU step 102
4 |$ p* S: P6 i* e& IF000:0999 0BDB             OR          BX,BX      
' h$ `* B0 t# n
Instruction for CPU step 103
0 s$ d, k6 H+ U8 Y1 j0 DF000:099B 75F8             JNE         short ptr 0995
3 I9 Y8 e) ~9 Q0 L( J. d/ t
Instruction for CPU step 104
F000:0995 4B               DEC         BX

shermanliu

哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
Instruction for CPU step 00
) O2 V0 d( ?6 q* S9 U, d# m7 gF000:FFAA E9C300           JMP         near16 ptr 0070
Instruction for CPU step 01
2 F/ W9 k  M7 q/ \  a& A9 GF000:0070 E9FD01           JMP         near16 ptr 0270

1 _+ x8 L. @% A这里也是一样的，不懂为什么要这样做？
6 O8 @# k0 Q3 z' @Instruction for CPU step 07
F000:027C E957FE           JMP         near16 ptr 00d6
: w' ^$ H) b% h6 _& HInstruction for CPU step 08
F000:00D6 E9A601           JMP         near16 ptr 027f

qdk0901

近跳转只能跳到前后 128byte的地址范围内

childz

如果能标上每条语句的作用，那就更好了

childz

原帖由 qdk0901 于 2009-6-12 23:58 发表
近跳转只能跳到前后 128byte的地址范围内

-_-!jmp short X----->在ip=ip+8位位移
6 N4 T) ^6 n# u% l( u* \; pjmp near ptr X ------>ip=16位位移
( l7 N$ s6 H8 A) w2 o
[ 本帖最后由 childz 于 2010-1-16 17:14 编辑 ]

childz

原帖由 shermanliu 于 2009-6-10 13:09 发表
8 ^/ u- ^  W, z, z1 Q哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
Instruction for CPU step 00
8 X4 J* G3 G4 q# p* w; b( @F000:FFAA E9C300           JMP         near16 ptr 0070
: f/ A7 }  ~9 k9 e0 K" x5 mInstruction for CPU step 01
, K9 G0 Q% y! }  w3 bF000:0070 E ...

# J& h1 i; F) K+ |; h我的理解是可能为了延迟
楼下继续

xtdumpling

个人觉得这个要看源代码才知道。
例如：
jmp_proc macro label
    jmp label
label&End:
6 B/ Y0 Z: D3 D' gendm

xxx_init proc
6 k3 ?' ?/ p0 Q9 w    jmp xxx_initEnd
& u$ T& [+ R6 G6 U% V! g+ F0 ^. Ixxx_init endp
% I, I) ?& U1 M  Y2 o9 U这里调用就会是上面那样的两个jmp了：
jmp_proc xxx_init

5 H" a2 k9 \+ ]! {[ 本帖最后由 xtdumpling 于 2010-1-29 13:47 编辑 ]