ENE架构的问题

volpone

SPI flash rom挂在EC下面。
% B) @+ w$ p/ v
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
3 q" M$ T4 R' _5 y: ]  R- o    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

$ Z# |1 {% `( b! E3 k; P2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
5 j0 A% r, o5 C! \    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
% k+ H$ S( h# r6 ~( k6 X: V
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
1 x% v: S6 O7 p, `/ Y* ]: W( O
小弟是新手，没做过，各位大哥赐教。

/ o9 h! B% ]* \2 z: m7 G[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
7 f2 c0 q% s5 G5 O    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
# v# ~, g! Y; O0 B+ e! v=====================================================================
$ R3 f2 J5 c' U( V" z8 a读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
$ L1 u) J3 i3 H. A  P- A2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
  P% u0 Q% S/ x; [9 H$ p0 c3 ^================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
+ _6 I$ D. C. z. `+ z================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
  g% `3 P, j+ w& O================================================================
- ^0 m$ `' u$ M3 Y, T/ r没有指令。8051已经为你做好了这些
& m8 L7 G7 P* Q1 A5 ~================================================================

chichitete

8051内部电路是不是有code buffer?