|
发表于 2008-9-13 23:54:01
|
显示全部楼层
1、LPC总线简介
9 h8 z0 ^3 L$ {8 i LPC(Low Pin Count Interface)全称为“低引脚数接口”,是用于Intel架构主板互连协议,它是主板芯片组与外设之间的连接接口。" |% M2 L* G/ l) \4 S1 V
在早期的PC系统中,使用了基于ISA总线标准的8/16位扩展总线,BIOS与ISA子集相连,ISA子集称为X总线。这种体系结构为适配卡与
; `2 Y, f8 \; v 系统设计人员提供了一定的灵活性,但是由于软硬件标准缺乏统一性,所以这种体系结构通信速度较慢,经常在互操作上出现问题。
f8 {8 n9 w4 m/ P) ? 1998年初开始,整个业界都在努力从PC系统中取消ISA总线,以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
; s8 ]% F& `! x 将这一过渡定义为“PC 97设计准则”。随后,在PC 99规范中对过渡提出了更加详尽的计划,并将“即插即用”定为优先选择的扩展机) }0 b# {% W- I
制。与PCI、USB和1394总线接口标准类似,LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时,LPC接口规范还定义了可以挂4 Q! [; n" ?3 T2 f
接在LPC总线上的功能部件,包括:- J2 Z( T; n$ G- h
Super I/O芯片(提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等);/ i! G) A; k0 f$ G9 r, j, e! B$ j
音频接口(包括AC 97类似的设计);
5 d, F* W$ n3 P+ B1 \ 一般应用存储器;2 {# |, b5 L, x
BIOS固件存储器。0 g L3 P* W) [# { x6 q E1 x- C
! v, u5 A, c/ ~" g: r _5 z 由此,可以总结出LPC总线的设计目的:
/ W* w& ~" C6 H5 e2 _3 a/ w 提供连接外部低速设备的总线接口;7 r8 I, H1 V5 e7 V+ j
与ISA/X总线兼容;
& I' C, \! T% G J 比ISA/X总线使用更少的信号线,提供更好的性能与功能特性。1 ?/ f+ M3 l" @7 @" x: |# N
2、LPC总线的技术特点
4 I$ [. B, k7 F5 G6 b LPC总线为多路复用总线,工作在33MHZ下,与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个,而ISA总线却% t: n5 d; I6 l) E1 i
需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问,因此可以提高系统的整体性能。LPC总线提供了X总线1 w. N4 O# R; K# f
所有的循环类型,包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输,采用PCI时钟协议和信号,从而使传输速率更加容易控制
/ z0 t' b" f2 D4 r$ ~8 I,并防止了系统资源间的冲突。同时由于LPC总线平衡性更强,所以整体性能优于ISA总线系统。; F. u$ r" ^: ~
8 E& J- s* X# p/ f0 qLPC总线接口定义了7个必需的信号和6个可选的信号,这些信号中,很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要
9 w( [, U8 u/ o. J& F实现必须的信号,而可选的信号则可能在主控端或外设端中不需要实现。6 L* L# u& Z. t( E3 S W6 h
LPC必需的信号
* A# O# [4 h; p: \8 X/ U& @3 wLAD[3:0] 地址和数据分时复用信号。' I' F! J( M: ~3 E1 c7 i
LFRAME# 帧周期信号,LFRAME#有效预示总线传输的开始,它由当前主设备驱动。& R! M; Q% Z, S3 D
LRESET#复位信号。) R& |2 @1 K+ c
LCLK 33MHZ时钟信号。 |
|