bini大哥请进，请教关于LPC与FWH

coodkey

请问FWH到底是什么东东？是控制芯片吗？他跟存放bios的Flash ROM芯片有什么关系？他跟LPC总线又有什么关系？？

Flash ROM芯片是直接连在LPC上的吗？许多Flash ROM芯片资料中说支持FWH模式和LPC模式，是不是说有LPC就不能有FWH了？
! T- F$ w3 w6 N8 W
: w" G. \9 p* E/ j: w+ m' y这些问题搞得我云里雾里啊，南狼大哥帮帮忙吧。

xtdumpling

在Intel® 82802AB/82802AC Firmware Hub (FWH)的data sheet里面,有下面一段话:
The firmware hub relies on the Intel Firmware Hub interface to communicate with the outside world.
. A; u& L, i: v. rThis interface consists of four bi-directional signals and one control input. The timing and electrical
parameters of the FWH interface are similar to those of the LPC interface, to provide compatibility
between the interfaces, but differ in cases mentioned earlier in this section (clock pin capacitance), as
well as in certain timing parameters. The Intel ICH has been engineered to accommodate both interfaces,
8 R8 i' n7 M% I. E0 w4 l- i( Bwhich allows the Intel FWH interface signals to be communicated over the same set of pins as LPC. The
Intel FWH interface is designed to use an LPC-compatible start cycle, with a reserved cycle type code.
) c+ _# c* A8 j. S5 yThis ensures that all LPC devices present on the shared interface will ignore cycles destined for the
) S, V6 W" X3 y! U" i' M* ZFWH, without becoming confused by the different protocol.
7 V  @) W. Q% x3 Q/ YFWH和LPC基本是兼容的,不过FWH比LPC多几组命令
在ICH9上面LPC和FWH的数据地址控制信号线都是相同pin复用的,所以应该是二选一的吧.
6 z- t; U0 |, U6 G1 \* m另外,可以看看这个:
US Patent 7249213 - Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements

sz_lxh

1、LPC总线简介
! u  M4 z' E, V   LPC(Low Pin Count Interface)全称为“低引脚数接口”，是用于Intel架构主板互连协议，它是主板芯片组与外设之间的连接接口。
   在早期的PC系统中，使用了基于ISA总线标准的8/16位扩展总线，BIOS与ISA子集相连，ISA子集称为X总线。这种体系结构为适配卡与
% G: C+ K  F8 ]- n1 M: S   系统设计人员提供了一定的灵活性，但是由于软硬件标准缺乏统一性，所以这种体系结构通信速度较慢，经常在互操作上出现问题。
# S3 e  X. M1 [       1998年初开始，整个业界都在努力从PC系统中取消ISA总线，以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
# }5 G$ _% _' m& P' u# Z6 k: `   将这一过渡定义为“PC 97设计准则”。随后，在PC 99规范中对过渡提出了更加详尽的计划，并将“即插即用”定为优先选择的扩展机
/ J8 l: n  ~4 Q4 e  i4 r   制。与PCI、USB和1394总线接口标准类似，LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时，LPC接口规范还定义了可以挂
' @8 u2 e+ F0 u: K0 Q   接在LPC总线上的功能部件，包括：
1 n! N+ c, ^# }: I' F       Super I/O芯片（提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等）；
       音频接口（包括AC 97类似的设计）；
2 y5 z. F1 P& W# i' I) d       一般应用存储器；
       BIOS固件存储器。
   
2 F- x' J# H& B2 F9 e5 ^: k& r" t7 c   由此，可以总结出LPC总线的设计目的：
       提供连接外部低速设备的总线接口；
) w0 H2 Q4 M0 J- H       与ISA/X总线兼容；
       比ISA/X总线使用更少的信号线，提供更好的性能与功能特性。
2、LPC总线的技术特点
   LPC总线为多路复用总线，工作在33MHZ下，与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个，而ISA总线却
需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问，因此可以提高系统的整体性能。LPC总线提供了X总线
所有的循环类型，包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输，采用PCI时钟协议和信号，从而使传输速率更加容易控制
，并防止了系统资源间的冲突。同时由于LPC总线平衡性更强，所以整体性能优于ISA总线系统。
( q: a5 W; \+ B# _% `% j
LPC总线接口定义了7个必需的信号和6个可选的信号，这些信号中，很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要
实现必须的信号，而可选的信号则可能在主控端或外设端中不需要实现。
) C. N7 m" ~) p& D- x* ]   LPC必需的信号
LAD[3：0] 地址和数据分时复用信号。
LFRAME# 帧周期信号，LFRAME#有效预示总线传输的开始，它由当前主设备驱动。
" r* B' T, ?' DLRESET#复位信号。
) T$ T# e1 w% xLCLK 33MHZ时钟信号。

srcore

我也有相同的困惑。从FWH spec来看，LPC和FWH是有差别的，这从flash 芯片有LPC模式和FWH模式之分也可以看出来。但从LPC 1.1 spec来看，LPC bus有专门支持FWH的bus cycle: firmware read/ write，从这个角度来说，FWH可以看成是一个LPC bus device。

srcore

看了下FWH spec，LPC 1.1 spec和一些flash chip的文档，大概明白了。

2 {4 N/ J. p0 B; c& P3 cHost通过LPC memory cycles来读写LPC接口的flash芯片上的数据。但是LPC memory cycles一次只能访问一个字节，性能较差。为了加快flash芯片的访问速度，Intel引入了FWH接口对LPC 1.0接口加以扩展。FWH接口和LPC接口兼容，复用了LPC接口中的5根信号线，并使用LPC接口中保留的两个cycle来支持多字节的传输。这两个cycle随后补加入了LPC 1.1 spec，即firmware read/write cycles。因为FWH接口是需要Intel授权才能使用的，所以一般非Intel的芯片组上是没有FWH接口的。

市面上许多的flash芯片支持FWH/LPC双接口模式，目的是为了同时支持Intel和非Intel的芯片组。当工作在FWH接口模式下时，flash芯片支持firmware read/write cycles，如果是在LPC接口模式下时，则支持普通的LPC memory cycles。

xtdumpling

学习了,
谢谢!

eject

還有一點因素是當初南橋陣營不同的問題

ak756

我之前也搞不懂，终于明白了。还是这里高手多！

另外，我看ICH8的datasheet，有两个SPI接口可以接FLASH。那如果是用SPI FLASH的话，mem map中原来target为FWH的部分是不是就自动target到SPI了？还是有寄存器配置选择？

knight956

选择SPI还是LPC启动是由硬件决定的，好像是由南桥SPI_CSI#和GNT0#的电平决定。

zhanghmjm

好东西！真的是在这里学到不少东西啊

shaopy

大概知道FWH是做什么的了
不过我认为fwh好像是用来控制shadow ram的吧 将内存映射和分配
个人愚见

凉风有讯

楼上严重错误！请多看SPEC