ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
# [( k7 P# j( N
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
; e; E2 x* k4 M9 J+ S  X! N    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

9 p$ A$ I0 q) u: j6 R小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
8 f& P7 T+ Y  M7 ^1 D) a, ]8 U    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
5 ]7 P2 W1 }& U* J7 c1 @* H5 l! J=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
/ ~8 R& c6 d; C% g=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
8 m! U; K0 L% S9 ~  }# b( ]' ?================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
, i( d/ e' o! Q! ~: w# D因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
' W' l8 U) d; y: Q, Z2 A3 L* Y================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
- w, z$ ]; B% t$ {================================================================
没有指令。8051已经为你做好了这些
2 B4 m+ j. b3 Z% ?% e& h================================================================

chichitete

8051内部电路是不是有code buffer?