ENE架构的问题

volpone

SPI flash rom挂在EC下面。

' S' |7 v3 w) G1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
4 A$ R* c% O- V( y- X$ Q& o    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
2 ~3 I3 b7 M! {, q; i! e0 y: Z    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
; x9 b; i& U5 G7 w
4 B, l% {/ u" _8 @" @5 Z" D6 {3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
+ x& M% D$ m* J6 b1 H5 w: Y
+ i7 m, i1 Y. _. |4 x小弟是新手，没做过，各位大哥赐教。
  s2 z& a( T6 q7 Y* u6 o. U
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
& v" e; k# [# o    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
3 Z, g, D. S- z1 T: q2 a, l' N& P读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
( y7 N" d, G* x$ z  X9 o=====================================================================
% R& R4 O2 p9 b! x2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
7 \, Z+ c3 ~* S7 K================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
+ w9 K( T* N( C8 `# G================================================================
# x6 ]+ D! N5 T2 {0 ~7 u3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
+ e2 g* g% x& |, B/ e" ]6 U================================================================
没有指令。8051已经为你做好了这些
) E- Q, F; u. d9 ]# I( q================================================================

chichitete

8051内部电路是不是有code buffer?