ENE架构的问题

volpone

SPI flash rom挂在EC下面。
% E# q$ k+ D  n2 T# r; \
( V+ A9 }- D2 c3 I5 Z$ I; `1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

9 Y7 @  v: A: P. z6 z! H2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
7 r% y- }7 C5 [9 b3 k# v( J
. {4 ~; ]/ Y$ }9 Q8 @小弟是新手，没做过，各位大哥赐教。

$ t! Q) v: f2 r  T+ y1 H$ y& C) A[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
# z+ e; w) r6 R) x* a* h+ A/ l=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
+ P. H- W6 s5 {+ G4 O& K    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
) V7 {- m* [+ e================================================================
4 J" F& O* R( V% |! `9 c: JENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
  k& q  w) V) e2 M; t" K& |================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
9 H. h3 C* I0 E/ N3 E( J小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
+ u$ B6 [+ n* u3 \+ i* ?================================================================

chichitete

8051内部电路是不是有code buffer?