ENE架构的问题

volpone

SPI flash rom挂在EC下面。
& ?' u6 }! R" b! }( Q* G8 K
1 k  o8 q4 V( z. |" \1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
9 Z& D- f' C* y" `. G+ J' x) f8 l    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

) D5 U5 ?1 C1 G4 i# m3 S- f小弟是新手，没做过，各位大哥赐教。

4 N' G1 G- P' `1 D) ^  ]6 U[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
5 `! x; Q. a  F  o, F; I2 u' C    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
' n3 w: v5 W! u. i) f* e8 ^- q. ?读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
  N" z- N5 q/ e" Q4 o=====================================================================
& n3 R; G& z5 T2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
- V3 x/ L; @& L2 r* u* y  [ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
- ]% @) d- S& w) j6 H因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
+ ?' q9 T) Q; v: W小弟是新手，没做过，各位大哥赐教
  a7 X# v, D1 A" M8 d- z( [0 S: A6 m================================================================
( q- P% [& e/ H" J没有指令。8051已经为你做好了这些
8 K9 O4 W. u: v( E$ p================================================================

chichitete

8051内部电路是不是有code buffer?