ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
4 {$ m  {& R+ o, _7 C8 B8 M    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
7 _* N" z2 v2 e4 w7 Z
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
0 q/ a' K! [0 g+ v9 A6 A/ J1 g
+ [7 b$ v7 Q$ ]6 `& t3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
* U8 n# s6 M, t# P* p/ i; B
小弟是新手，没做过，各位大哥赐教。

: d; E8 M; \, P6 D# z* x* a[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
. r1 G- b( T2 B. @# ]9 c    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
0 t* L8 ~( [+ p, N" G/ |=====================================================================
  i- ^9 D! e8 [( C( C读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
7 @+ X" g6 ]. a# q; ^    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
% X  v: k3 T3 f4 ]7 {ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
  E' E; L" M8 _/ Q7 U" m1 v8 f- f因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
9 J& v6 o$ o) z. t/ S================================================================
  m& {* k8 n, e0 K7 Y: B! f3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
6 E5 X% q% `% r4 c================================================================
没有指令。8051已经为你做好了这些
$ z0 P; p% z) K================================================================

chichitete

8051内部电路是不是有code buffer?