ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
9 H; U5 {/ J# [    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
' x8 L1 J; R* U
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
- ^" o& \  @" w, }* F& d8 U    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
& B5 g1 W, u7 r2 v& O5 q+ ~
0 G  e" F6 i1 l' A3 Z, m3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
5 |; ~+ g$ R. e* i" P3 }
小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
9 p8 H2 S/ e0 W9 N读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
4 s4 C) l$ a5 ~4 a3 V5 V, u( ~+ Q================================================================
5 Q9 m: K6 `5 E: Q6 ^0 t8 z6 sENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
+ [0 Q1 j- U& [. Y- f( d. n+ f因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
" H- Q* q' ^* r6 @- e. b! w================================================================
没有指令。8051已经为你做好了这些
( G* U* v8 n# L4 w, w4 G, b================================================================

chichitete

8051内部电路是不是有code buffer?