ENE架构的问题

volpone

SPI flash rom挂在EC下面。
& n# B0 J% W- |- ^7 _# ^
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
  b" U" |. O6 g  X    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
9 K4 J6 h4 G  }; s& U, k
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
1 @) X4 h) W5 h7 e* M5 G% j/ H
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
7 Q9 d1 [" h& f2 w% r
小弟是新手，没做过，各位大哥赐教。
0 r& a0 t" T$ c; u6 w5 Q7 s% n1 n6 I
2 @+ N, j! f1 q. V) b" D[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
1 N5 P" F1 N5 g=====================================================================
/ {: ?. K; }- ^3 c9 h7 g/ G/ x2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
8 U3 W9 y; i  p* Z0 d: o    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
4 ^1 k9 H. o# {% W# a3 o: ~================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
6 I) z! r, O5 L8 ]$ S1 c================================================================
0 |" B: F& Y. s  L/ U3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
' u4 I$ u7 n9 {$ E% X/ W小弟是新手，没做过，各位大哥赐教
% L4 L& Q, O5 w$ h' J================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?