ENE架构的问题

volpone

SPI flash rom挂在EC下面。
9 _" W4 [$ f" J
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

. w& D) N, V( I* e0 j. Y% d2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
& z3 y1 P! p; L2 D& E" `' j$ {
' N3 J+ l3 a1 W4 `# k+ H' R5 ~3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

5 i+ f% S" X+ Y6 N% x& j3 K小弟是新手，没做过，各位大哥赐教。
& ~3 h7 f% ~) M  M* J. X9 I
% [, X; F2 p9 S) c[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
3 v% Q4 @: k: X读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
7 o! u' W3 U* Y. |& N. u=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
; H* D* S3 W$ G0 w8 |: t================================================================
- j/ \6 m5 y. ]3 |8 W3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
9 ^, n* L7 W/ D) D8 M7 v* v================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?