ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
  P! Q5 j  c# p) @' o9 W    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
  O0 N3 A& p: `4 x3 K4 g) {
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。
' {" t- @$ P' e8 {$ M$ O
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
  a- W) n+ ]; A8 H    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
$ c8 Q! t  k4 K8 D( W  N读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
$ j" F& j$ T- X=====================================================================
6 E9 h7 y& q& R' o2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
. e! N+ M1 Z, c5 _; f' \4 u    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
6 r) z' @4 F* X! i+ q================================================================
" I/ x9 u! ~# xENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
8 j( J- w% q6 \/ r================================================================
# F: ^- f! n; N7 X6 R& V" q3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
" ]9 m  J8 C0 C! `) Q: Y小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
* L3 y3 R. i3 ]5 O' k3 M9 s3 H================================================================

chichitete

8051内部电路是不是有code buffer?