ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
! X+ t2 k9 R/ o8 c6 Q5 {    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
, f1 d8 x) b3 t' {0 _1 _
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
) d: [$ ?" K7 E) c0 D
小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
1 {$ ?0 X( P5 L8 O0 z读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
' c6 G+ c  f4 b=====================================================================
- b  n" o! m# s$ W9 H) p! B2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
1 {. Y  ?9 \4 j================================================================
1 H% f  V; o. w0 R& wENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
, L) Y; C! t$ a( A1 T3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
7 l+ `& f% N6 k# v================================================================
! p$ E1 B$ \' v没有指令。8051已经为你做好了这些
. n1 d3 b  d7 t5 u================================================================

chichitete

8051内部电路是不是有code buffer?