ENE架构的问题

volpone

SPI flash rom挂在EC下面。

. D! N+ f2 u8 }& `1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
" z' ^! G9 k. n* i$ S; L8 F
& ~6 e' V; S7 u4 |* z. q2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
! h2 r2 d4 a. s1 u
5 Q: @$ h/ F; l: K3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
' D3 {, T9 k; j+ }" u
小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
3 b( {, g; D5 \$ ]! b    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
) M/ z1 ]( n! i: H, w: y读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
3 |4 p0 @3 b8 h8 W+ X8 ?=====================================================================
9 i0 G$ H7 x/ D% u# D* @: U2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
) Y; W) [5 D( a8 G1 c    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
* v5 h7 W& g% a, ?================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
1 M1 |( R# \* H- U3 q! k$ E因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
) D9 D: ~9 v! |$ y) v" d4 Z================================================================
& M) y4 A7 @) O% A0 J9 d  ~8 v没有指令。8051已经为你做好了这些
" f1 b# }* [% G  D, Q: {9 p1 H* W================================================================

chichitete

8051内部电路是不是有code buffer?