ENE架构的问题

volpone

SPI flash rom挂在EC下面。

0 d4 o. k8 b. U& J" K* Z3 {1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
( h. O, E8 d- X: U; B    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

! `( Q. M, }# n9 |+ I( g  b3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
# `+ P- V, d* p' x* ^1 |- o=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
, t% P& Y5 Y# }* k7 X- A6 j0 ]" m    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
3 \7 R$ h( u/ X. v7 ~9 q  {# I! tENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
5 f2 q2 D3 K9 Z3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
( |% p& D1 o5 [8 r7 w小弟是新手，没做过，各位大哥赐教
================================================================
* K: S: h. ~) Q% O没有指令。8051已经为你做好了这些
1 H9 P8 m: U- m================================================================

chichitete

8051内部电路是不是有code buffer?