ENE架构的问题

volpone

SPI flash rom挂在EC下面。
; ]% c% a- o  V+ ?7 l8 J
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
5 a1 p5 E+ i2 Z* ~- T; I( {/ ~/ [
" ~9 Y: e) _9 ?9 {2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
* P/ ]. ~( ^  x( o    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
, V/ i3 L3 s8 c9 U; h/ L3 T
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
; k& O! m) S5 y- q' M8 H" j
小弟是新手，没做过，各位大哥赐教。

0 q6 M7 T9 D/ g% ][ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
8 ^% q. P9 ?8 q/ q% o    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
8 g( E/ q3 R% P' m=====================================================================
3 t0 r+ i  X' x+ `1 v, H读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
$ W: ^0 y  `& Y3 t================================================================
7 B* @# f4 m# r, P) t, UENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
. ^8 _* z4 F& W3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
0 L% }  Y; {, z) @0 C小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?