ENE架构的问题

volpone

SPI flash rom挂在EC下面。
7 Y7 r. L2 m/ I/ n. R% z
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
9 {3 ^5 Z2 j9 Q3 x
! i# p6 T: s& x8 t; I2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

/ O: E8 {, {. `& A3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

* h( J( D4 q2 r小弟是新手，没做过，各位大哥赐教。

, w: a* X* H1 T[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
1 G  d( k" m' ^# R; F读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
5 g' j0 Z. O+ A: Z6 ]2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
1 m; p9 \( A. @3 t    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
" q; m- |7 k( f# K9 S2 w/ Y================================================================
$ y' q# s. b, i+ ~% D) l0 }ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
/ H+ {7 R6 s) _* a! u因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
1 l- V! v* F6 i9 W================================================================
( k8 O+ P8 ^& B4 a) C+ t没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?