ENE架构的问题

volpone

SPI flash rom挂在EC下面。
# j* L6 h6 F) \1 \7 i4 ^7 i9 N
/ F, [) g* l' n# D$ R6 A1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

, [# s2 J6 O' ^+ u3 J2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
% R  [2 V6 ~7 ?) u4 Q    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
& s* P+ }8 E0 C: F( |4 W  E
! h% l; q# C& l3 j1 w1 ~3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
8 q8 b' V4 r( B
' ]/ K, J+ D$ G" g+ N小弟是新手，没做过，各位大哥赐教。
, x6 H( G# H; G0 N
2 U0 }! a6 X& V8 L% E4 {[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
& E+ I7 F4 Q/ W9 I6 f3 t# c读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
' C; o" h5 K  j- f# X* z- s8 o6 d=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
7 p. L' Z2 B1 [================================================================
$ L& N2 j* U% T; UENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
% M2 p( ?- T, d7 f; y# M0 o2 I, L3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
# X6 ^; k% x; x! e# H小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
0 H; f( |" ^$ k, a================================================================

chichitete

8051内部电路是不是有code buffer?