ENE架构的问题

volpone

SPI flash rom挂在EC下面。
. z2 Q' H* E% z, z  @% i7 @3 [5 g
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
( p2 z1 i" x4 Q. \, v    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
* s( w- E, w( i. o8 L) I
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
) j" z6 x! R0 S7 u1 m$ e    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。
, x5 O/ f5 i! w( ]0 g
3 K  W4 a: {/ v1 x$ n: {[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
, w* ]& G% k% [1 `0 H    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
" h5 v- C* `- ]% t0 G, t$ p=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
: I+ T( ~/ c$ Q=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
5 E9 h6 o+ @* y+ U- w6 T+ k================================================================
! _' B# p8 ?$ Y2 O. u7 QENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
4 B) b" x$ Y; K( ~+ j5 n/ _+ w3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
* P* O* b! b- o- R================================================================

chichitete

8051内部电路是不是有code buffer?