ENE架构的问题

volpone

SPI flash rom挂在EC下面。
! h4 D6 B9 x" E8 V9 S) k
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
6 W, }9 C$ o0 S& e, w5 K    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

, `, i& E) v, L/ a# n! I' L2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
: O9 @8 w4 d1 g9 U' _( X2 G
; f# q( p8 b4 R3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
- D# P) b2 s/ N5 p& e
0 s, |1 k* [7 @% U小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
  t& W; G4 \$ M+ B=====================================================================
$ J, J/ y( }0 \1 d8 L! J1 N( O读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
8 s5 Q' c# P+ N9 l    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
! T5 E3 ?+ ]- @& B3 [( e  tENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
/ a: R( k+ d# ^6 [1 g+ x因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
/ _" y4 |, j5 e2 W, G) v6 {* U================================================================
& U! A8 q) ~- u, o. D( y3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
" o$ k# y& d6 ]小弟是新手，没做过，各位大哥赐教
================================================================
' I1 E, W" ?# }; o' {- Q- ?9 @8 E+ Y  P没有指令。8051已经为你做好了这些
( D4 L- N6 f$ |4 T- I================================================================

chichitete

8051内部电路是不是有code buffer?