ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

" b' B- Q" U/ ~6 x% {2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
* v/ |( `) X( u2 V2 G    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

' Y6 x+ p* K: ~, R1 L& L# S) A! l, e3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
& M( s# e* v; \$ b
: R- @: D, k& K, ]- U  U: M小弟是新手，没做过，各位大哥赐教。
9 b/ K) G4 A0 K2 X$ B6 ~
: W2 N. B7 U" F% ?) \[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
9 j8 V0 `4 f, x1 k8 ~& J    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
+ L: H0 ]2 j2 e# Q读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
( B( |! g$ u  e( j$ f: @% q5 R=====================================================================
" D" k+ H2 i5 j) F5 _9 c6 o: ]7 k2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
! v5 b# h% B/ S0 T' mENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
- W4 V' `' G6 O( R( \9 g& Y3 w) X================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?