ENE架构的问题

volpone

SPI flash rom挂在EC下面。
& ~5 q; X' I5 |! I/ e6 ~' O% J
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
% M& ~; _7 }7 o, `1 z
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
! b$ T: V+ u% Z. M  m3 G( r    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
- `7 [4 ^+ y8 q4 J$ J7 V
4 }, X/ V( i2 p/ I9 H0 D3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
! l. {( F) f6 f- v$ \" f2 Z
% ~8 f; ]) O3 r; A& O: V7 B- e小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
/ j  o& x- f. K2 ]) M2 o+ R' w=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
& M: K6 d( w1 d2 X, [& hENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
7 Y7 I. h1 C1 G0 u1 q因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
* Y: S' o3 `8 h================================================================
2 M$ [8 @, M' j! f, r3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?