ENE架构的问题

volpone

SPI flash rom挂在EC下面。
6 F% {  D/ A' ~- r. j# F0 O4 T1 X' s5 Q
$ W2 ?/ `7 t  [# r5 ^1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
% [+ y, K/ V& X; i9 i    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
. j0 G$ p6 J1 E# F$ r% R
" {- c8 I3 F. |1 U9 J2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

7 K+ a! [4 v0 B8 q$ S5 `3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
8 ^& S" \* i5 {' U5 B) ?! ^2 G
小弟是新手，没做过，各位大哥赐教。
" Z* f9 r  |" V3 D
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
: G9 A9 X& c5 x  \    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
0 @9 o2 H8 o5 g" y" T; f3 R读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
) Q4 E8 {3 H2 H6 O$ F6 o* u2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
+ O8 H! u; T% y# e================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
2 R$ h4 m( V) _7 H% S3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?