ENE架构的问题

volpone

SPI flash rom挂在EC下面。
$ V6 ^! k/ p9 T1 y( a' W
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
6 A1 o% v) ?0 ~5 @: R# \6 Q& I    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
& X9 _. L" Z( Q    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
, u: c  ~! M) \
* I. t& D6 N4 n/ Z3 l7 |+ I9 J3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
* u7 a6 \/ y  j  ?7 x" h
小弟是新手，没做过，各位大哥赐教。
* `, y+ P& n! [" X) p; M( C
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
' x3 Z, ~1 {3 l# q    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
+ b0 P. P" C0 I2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
, U6 O) q/ \4 @6 \( ^    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
1 J2 y. R2 P/ n& a# E8 v9 x; ]================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
- n3 _, C8 k' _9 b6 X3 N) B================================================================
6 q  F' I& u) z( w. i, l3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
. a0 }: d, u) o  q8 d# p小弟是新手，没做过，各位大哥赐教
4 G( D* `$ i$ {+ g$ s3 l9 @3 s3 q================================================================
* T5 J8 E5 ~$ u8 D* e7 [没有指令。8051已经为你做好了这些
% {  Z" K5 E0 h2 |* p================================================================

chichitete

8051内部电路是不是有code buffer?