ENE架构的问题

volpone

SPI flash rom挂在EC下面。
% Z" ^2 ~* `* `% L
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
: D" f) k' `# p+ o    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
9 J! V% q) |$ w; C, ]  U' o% i
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

& |1 ?! i0 a; x% U2 w3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
/ u1 F3 I$ j7 c- R- k
小弟是新手，没做过，各位大哥赐教。
6 |. o! B4 h4 P- I5 f$ x. K
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
  l3 C1 |0 ~7 f* \: D=====================================================================
7 Y& r4 \; v: g. k/ A+ e! A( }读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
3 y  b) C2 u. W$ Z6 |! r- X2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
3 @* y4 G# C& t% F因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
$ D& O: R  f$ J  Y3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
7 h4 j& t9 ]6 _  r5 G+ |! ~; m小弟是新手，没做过，各位大哥赐教
================================================================
3 @  H& j0 {  H) n% \6 Q: u4 d4 h没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?