ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
/ _% m# u9 g) D; U- G4 f5 y$ G
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

; K* ^8 r. U( b, }+ W: I4 a3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

: E$ f; p! i+ |  `- S. b5 B小弟是新手，没做过，各位大哥赐教。
8 _" \. c; \& c. r1 C
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
3 {, s9 W6 d! d% `; G/ H. _$ Z    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
2 C/ Y3 N7 r; t# {8 C9 I& T=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
  b& _- k) e6 H- R    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
$ c) K; k) B0 \- E2 ^: S================================================================
4 n3 M  E6 h. SENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
/ F, L: ]' T# h6 Y8 b) V3 b6 M, Y# Q================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
4 m& Y& t/ u6 ~5 ~9 `7 q# G% ~================================================================
没有指令。8051已经为你做好了这些
. T3 E. j. ?5 W# u================================================================

chichitete

8051内部电路是不是有code buffer?