ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

, f! ?/ f! O! R& [+ w, w2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
6 [  `3 r7 X0 B, Q2 \# s4 X& L. b" b    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

. S! H( ~3 G% ]/ T( o8 g. X3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
9 P% W7 ]4 B5 `, ]( `- d5 o
小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
. N4 q; z* q2 V4 t; g. s! d6 H    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
4 S: B  @, R' n2 A* @! [3 v读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
. B( Z# T# `6 D; A( i================================================================
4 G9 s6 e; a3 X1 @ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
) s" ?/ j" l2 N1 b8 T因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
; h3 L* T% u5 N$ o5 s, ?; H2 o================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
( U" U( V' X" u$ ]3 @  `================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?