ENE架构的问题

volpone

SPI flash rom挂在EC下面。
. X/ p9 S: }) `& k. g4 C
( w- `! T6 M* e" p6 \7 Z3 v  Z1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
7 U6 h& E, M5 M- x
' e, n0 j8 E2 j2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
" }* U7 ~# k- X4 k* @! _
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
3 J0 a1 Z2 R, y
小弟是新手，没做过，各位大哥赐教。

( r8 V; N* d* t[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
( _8 V! W' a6 y. t- k: u9 O) h    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
$ M4 L. ^. Y8 ^3 g, ^读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
$ P; R- y  v$ G" q=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
+ z6 X! p" _/ B' j2 S  l1 G- U' T- u    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
. [+ p3 h" v1 s# `" G3 O  f================================================================
! z1 Y5 w* O9 n0 ]8 d' i1 i- }3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
# w- L- \! y( P, |3 [- j. _================================================================
5 W$ c4 k$ J; L没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?