ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
7 q/ W7 L/ A7 Z: e# F9 [) e* Y    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
0 t! H9 k! a$ Q8 z5 I+ N; C# |
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
" ?: `* g8 `* I" T" D
& h/ _1 Z, m1 a( P3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
5 l5 S, a$ {: F=====================================================================
. X/ D* v, W; _4 Y  l( W读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
( K* g6 t% m' x; f6 l' o+ p=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
2 k$ _& ]8 w  p* [# i: Z    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
3 A; G) ~: m' U9 v  f2 U6 ~================================================================
& m+ S7 H# l. c8 J$ f$ ~) P$ _ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
* \2 B* T3 v' O, l! Q) J因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
! L5 U, j! Q* g3 q- z# v================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
4 Q" d  ^  A9 l; }, [小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
4 c. t  W2 T# ?================================================================

chichitete

8051内部电路是不是有code buffer?