[转载]我所知道的BIOS -Jumpless 4

sdwenyliu

上一篇所提到的是:BIOS entry point. 它是第一個被 CPU 所抓取並執行指令之處.每家BIOS都有其相應的 file,要牢記.
/ v- n$ F8 K! W
在本文中,要提及: Jumpless ! 在此要先說明Jumpless的意義.它代表:"用 s/w方式來 config clockgen generator,使之產生正確的 頻率s 來供應系統運作". 重要性在於:假如某個 frequency錯了,則將導致 system abnormal or malfunction...
+ M# C4 ]" e# A9 t& D; i) B# g
有哪些 frequencies由 clockgen 提供?
- CPU clock (在此指的是 : host clock, Ex. FSB800 CPU 需被 supply 200MHz clock)
- DRAM clock( depends on chipset design; Ex. DDR 533要被 supply 266MHz clock)
更正 : DRAM clock現在都是由NB產生 . 外部的最多是 buffer而已. 並非 clock generator. 原因是為了保持較良好的 host clock & DRAM clock的同步.
' l- L4 G" v* v. V
補充:我舉的例子是以前的chipset design. 現在我做過的 chipset 其 DRAM clock的確由北橋來推. 北橋中有一會 register定義: CPU-DRAM ratio.
Ex. CPU clock = 100MHz. Ratio = 3:5,則可得 DRAM clock = 166MHz
2 S% W3 w$ d+ v9 a1 g' [
4 |& L6 q/ G, @# J0 h0 C4 r5 h- AGP clock: 標準 is 66.6MHz (= 1/2 PCI clock)
- C* G6 z0 D9 ?. V- PCI clock: 33.3MHz
- SATA clock: 100MHz(see SATA spec,似乎還要更精確...)
- Link clock: 即假如NB/SB中間有 link,亦由clockgen提供
& b) J' A8 ^9 c$ a* u- USB 1.1 clock: 12MHz
. T% h1 u$ i0 p7 N! A1 e6 Y更正: USB 的 clock 是 48MHz
; v5 b! X6 [! F. R5 A+ i/ t  t補充:我們 chipset的 design是: 由 clockgen提供 12MHz clock(或由 external crystal提供),被 PLL吃進去後,會產生 48MHz給 USB 1.1(你說的應該是這部分). 至於 USB 2.0,則是 supplied other freuencies !

- SIO clock...etc
. L/ J% {1 V2 X; i6 P& n9 _$ J
Clock Generator的架構
+ ?) p( M7 M* A5 f. \3 m=> ClockGen基本組成為 PLL(Phase Looked Loop) + Div. PLL 的輸入為 14.318MHz, 利用 迴授方式產生出 frequency F;之後 經過 Div 除頻,便得到 desired frequency,見下列圖示:
/ }% u& ^2 n- W* n
# n4 Q# ?8 T; w% v14.318MHz -> PLL -> F -> Div -> f

0 j: u& Z1 V0 V2 wEx. F = 400MHz, 為 PLL振出來的;若 Div = 4,則 f = 100MHz
1 Z1 K' |/ |  M9 X! v+ n. R* O
1 a5 B" k3 n7 K/ D/ _& bClockGen的 spec中,會列出許多 registers,好比是 Function 的 "contact window",透過這些 registers可以設定此clockgen !

+ }, Y4 l1 m& s! P9 K更正:其實PLL 不是單純一個的 div. 鎖相迴路的參數是兩的divider 組成 M(VCO divider)/N(REF divider)
補充:觀念上來說是 PLL所振出的頻率經 div後可得到 desired frequency. 但在 clockgen中:
1. 有 2 bytes(即所謂的M,N)來決定 VCO
2. 有幾個 bits來決定 div;一些主要的 frequency都有相對應的div
3. VCO / div = frequency

- q5 T9 B" z; ]9 G3 f$ S: hHow to access ClockGen
; x3 F6 Z! w; n9 U3 ^=>現今存取 clockgen的方式,都是透過 SMBUS來達成. SMBUS 有分 1.1 and 2.0,不過大同小異. SMBUS是 2-wire protocol;由 SMBUS master(即內建在南橋內部的 SMBUS controller )來下 command 給 SMBUS device(Ex. Clockgen);Command中常用的有 Block Read/Write & Byte Read/Write
' {& S! @) I/ [
不同家 chipset 的 SMBUS controller implement方式不同,自然下command的方式亦不同;主要的步驟是:
" j8 d! F  x( ?- pre-init( clear status or ...)
( Q& t" G! l9 J- put slave address(要 access 的對象)
- decide Read or Write
9 S6 z+ ~" W0 v5 T- put command(Protocol type, Ex. Block or Byte access)
- put offset(要存取 自 clockgen中的哪一個 Byte開始...)
  y( s' Q, W% K% v- put data if (Write device)
- start transaction !!!
" g  u, K0 o  h% A5 n8 ^(... processing ...)
5 U, X, L/ T! x- get "Complete" status to check if transaction is done successfully
(...wait for system reset...)
0 K6 r6 c( A" k. r# @# s5 V- G
" X, [8 M+ {3 _* 當 start transaction後, SMBUS controller便會將 programmer所 prepare的資訊將之轉成 SMBUS command打給 device;完成後應該在 controller端有 status register可以檢查,看看是否 transaction ok or failed,或是有其他 error conditions.

6 F  |7 T  b! j9 q& d5 p% z& D1 A透過這樣的方法,programmer便可以 config clockgen使之產生正確的 frequencies.

' H6 X" O3 R' ?5 Z# _' ^[2 Programming ways for clockgen]
0 f- j0 ~0 K0 |/ P6 G, L# m) J=> 現今的 ClockGen有提供兩種方式 for S/W config. 一為 table mode,一為linear mode. Table mode指的是: ClockGen spec 中會有一個 table,裡面說明: 要產生 ? frequency 要填 ? 值.因此,這種方式只需program 1 byte to Clockgen就行了. 若是 linear mode,則是坊間所說的無段變頻,即可以微調frequency. Ex. table mode只提供 100/133/166/200MHz,但 linear mode則可以提供類似 102.6/136.3/168.7..等的頻率. 此時,要program的 byte數就很多了.....除此之外, linear mode也可以config 所謂的 spread spectrum(%),板廠測EMI時會用到

8 K# d, V( r5 j# Z: F7 @! h【Notes】
1. For NB platform power-on CPU frequency 由 2 pins來決定;DT platform會由 Jumper決定.不管如何,之後做Jumpless都可以 override掉原 clock settings

) `" X: G  x$ C0 `! ~1 a8 t; D3 K更正: 不是只有NB如此.不管DT 或server. CPU FSB 也是 pin(由於FSB頻率比NB多.所以是 3 pins )來決定的.不是jumper. 即使要做超頻設計會對這三pin做手腳, 也不會使用jumper
: ]1 q# B% V! S# N; ], A, T+ j
+ b; W' r6 o% `. @
& V+ w4 G& h/ _3 M3 z3 o' x  B2. 有些 clockgen所提供的 SS 都是 center spread. 若需要 Down spread則可以由 center spread搭配 改變後的 frequency(類似直流準位)來達成
8 u$ S6 n5 k6 t: }; o$ y$ w+ E6 |, H
% g$ Y( A5 r, W2 P給我正確的頻率,其餘免談 ...^_^...
- W( r$ C# i' ?& j! @4 [
=====================================================================
Q&A
=====================================================================
% K+ o2 Q. t$ K" |, O( f>前輩我有幾個問題要發問!
3 c* ^3 C+ u& l- Q; J3 F; `>1. 你這邊說的Table方式頻率是指供應給CPU頻率嗎? Intel網站的CPU說明，他說是固定的不可調的? 所以這不是HW固定住(Latch)設定值了嗎?
>
- V! M9 F' M9 o. Z>2. 可以解釋一下Down Spread/Center Spread /...所代表的意思嗎? 還有用途?
>
0 Y3 \0 o7 I! W! w. [& T% t( m>3. 我目前也在嘗試Program ClcokGen(新手上路)，很多專有名詞還沒搞懂，另外目前ClockGen不是可以
>輸出不同頻率嗎? 為什麼Table方式只需要Program 1 byte就好 ???還是說各家廠商設定方式不同，有些廠
* D4 T; d0 c8 i7 W1 X>商只要利用1 Byte 就已經選擇好所有的頻率了(33MHZ/48MHz/DOT96MHZ/LCD27MHZ...)?
8 ~* ^& Y8 V" p5 W" D7 k
! V4 e4 w: K9 k$ N0 z5 y0 m[For #1]
=> 我所謂的 "Table"方式指的是: 為了方便設定,clockgen designer會專門提供一個byte register(8-bit);此 byte的某些 bit fields(Ex. bit[4:0])可以讓programmer填一組值,例如 01001b. 此值 write 至 clockgen成功後, CPU/DRAM/AGP/PCI/...etc 都會是固定的頻率. Ex. 100/133/66/33/...etc. 所以才說只填 1 byte only !

* C& B5 c2 j. x. s: I% Y9 k5 K此值一旦填至 clockgen, clockgen便依據該 byte(可參考 spec前幾頁,會有一張表說明: bit[4:0] <-> frequency combinations)來產生出 frequencies.

- n! I  \; l/ n8 j( l不管用哪一種方式(table or linear mode),都會 supply CPU frequency !!!不過,此時的 CPU frequency is CPU的外頻 ( CPU 總頻率(core) = (外頻)*(倍頻 <-multiplier) )

8 `: {  ?- T" u( b1 t5 U9 ]# ]% nEx. 外頻 200MHz(Merom CPU, FSB 800),倍頻 = 12 -> core freq = 2.4GHz

還有,BIOS可以調整 外頻 & 倍頻 ! 沒問題 ! 不過,若遇到鎖頻的CPU(Ex. 量產版的CPU),倍頻可能無法調整.但外頻還是可以靠 config clockgen來達到 !!!

For #2
5 L4 ]  Y  H$ s( L=> 假設要達到 100MHz 且 SS = 0.5% center spread.則:
(...想像以前學的直流與交流的訊號...)

  Y. u+ m6 v+ O# `' V2 ]9 y100MHz 相當於 直流的部分,其值不隨時間而變; 0.5% center spread好比弦波訊號(振幅是 100M * 0.005 * (1/2);所以,兩者的合成便是: 以 100MHz為中心,其值隨時間而變,振幅 is 100M * 0.005 * (1/2) 的訊號 !!!
& o' Q2 d& h7 r0 n
我 '猜' 要這樣測試的原因是:所產生的 clock一定不會是 perfect的 100MHz,有可能因為元件或是外部干擾而被 "改變".為了模擬這樣的情況,我們會將 clock的 spread spectrum enable,產生 "隨時間而改變"的頻率,來測試系統的穩定度...等

0 ^: ~7 t$ Y/ eDown spread 0.5% 指的是:距離 水平 100MHz, 最低的值是 100M-100M*0.005,最高值則是 100M本身( 等同於: 水平值 99.5 + center spread 0.5%, right ? )

& M- `3 j, k7 ]For #3
; g6 F3 t% ], s" y  I=> 前面提過,只設 1 byte 就可以產生所有頻率是因為: clockgen公司已經把設定各頻率的功能"濃縮"在一個 byte裡面 ; programmer只要 config this byte 就可以了...

* 關於 EMI 測試部分,有錯請指正. ( ...我有用到 "猜" 字眼...^_^ )
' v2 r& @; D* l9 i3 O6 a0 G
2 ~1 h% E) n( ~, }2 f. ~8 Y[[EMI 測試的知識]]
5 A  V- K/ Z2 H2 t/ H5 _由於 對clock信號來說. 鋒(peak)值是能量最強的地方. 所以peak的能量就會不斷累積, 發射出來. 因此在頻譜上就會出現能量很強的頻率. EMI 工程師的工作就是要想辦法屏閉這些電磁波的干擾.　
  \" q0 P7 t+ {
) S, [/ `- T3 ]3 [2 G3 h為什麼需要 spread spectrum? 由於PLL 十分精準. 也就是說 100MHz的clock, 其 peak & peak之間的距離一致(波長固定). 所以能量十分驚人. 使用展頻可以使 peak 的距離改變(由於頻率不斷的在一個範圍內改變, 這個可以用示波器累積clock信號來看) 所以累積的能量會比較低. 這樣EMI 可以比較好處理.

至於為什麼會有要求BIOS一開始就把展頻開著, 以確保板子的穩定? 很簡單.不開展頻clock很穩定.自然比較不會有問題. 展頻一開. 由於頻率是浮動的. 很多設計欠佳的板子就會不穩定. 及早發現才能及早修改.